반도체 부품의 ESD 불량모델과 ESD감도 시험방법

저자
김성민, 주철원, 김경수 / 반도체품질연구실
권호
6권 2호 (통권 20)
논문구분
일반 논문
페이지
20-0
발행일자
1991.06.15
DOI
10.22648/ETRI.1991.J.060203
초록
반도체 분야에서의 급속한 발전과 함께 소자의 신뢰성을 저하시키는 새로운 요인들이 나타나고 있는데, 그 중 하나가 정전기 문제이다. 소자의 고집적화와 고성능화를 추구하려는 노력이 소자의 크기를 극단적으로 소형화시켰으며, 그러한 소자의 불량임계치(failure threshold)가 일상에서 쉽게 접할 수 있는 정도의 정전기 세기보다 낮아서 소자는 항상 불량을 일으킬 수 있는 환경에 노출되어 있다고 볼 수 있다. 그러므로 반도체 부품을 정전기로부터 보호하기 위한 수단이 필요불가결하게 되었다. 기술선진국에서는 이미 '70년대 말부터 이에 대한 연구가 본격적으로 진행되어 왔고, 실제로 부품 설계시에 보호회로를 삽입하거나 ESD 내성이 강한 부품을 만들기 위한 layout을 특별히 고려하는 등 ESD immunity 개선에 힘써 왔으며, 그 결과 경쟁력 향상의 효과를 거두고 있다. 본 고에서는, 신뢰성 향상 측면에서 정전기 문제 해결을 위한 방법 중에서 ESD내성 평가방법에 관한 내용으로 기본적인 이론과 시험방법론에 대하여 기술하고자 한다.
   4695 Downloaded 1880 Viewed
PDF
목록
Sign Up
전자통신동향분석 이메일 전자저널 구독을 원하시는 경우 정확한 이메일 주소를 입력하시기 바랍니다.